我们不得不怀念2006年的春夏之交，那时DDR2内存的价格低于300元/512M，然而从8月份开始，内存的涨价就一发不可收拾，到了十月份，已经冲破了450元/512M的大关，直到11月份才涨势渐止，并回落到400元的价位上。未来的两三个月里，内存会不会再跌回今年四五月份的底谷，会不会又向500元/512M发起新一轮的冲击，抑或是维持不温不火的态势。我们将以成本、产能和供求为关键字，分析一下未来一段时期的内存走势。
●关键字一：成本
降低内存成本最直接的方法是通过引进更先进的工艺制程，在一片晶圆上切割出更多的DRAM颗粒。2006年正值DRAM行业110nm与90nm并存的时期，在2006年第一季度，110nm工艺的比重还在55%左右，到第四季度已经滑落到了23%，而90nm的比重则从年初的36%上升到年末的63%。更先进的70nm也是一股不可忽视的力量，
12英寸90nm制程的DRAM晶圆(silicon wafer)
相比90nm，更先进的80nm、70nm制程也是一股不可忽视的力量，预计在2007年第二季度两者的总比重将会上升到30%左右。形势看起来似乎一片大好，颗粒的成本下降将会带动内存成产的降阶。然而事情往往不像想象中那么简单，各大晶圆厂在研发方面投入了大量的资金，制造工艺改进而带来的成本优势必须要经过一段相对长的时间才能真正体现出来。
●关键字二：产能
2006年对所有DRAM厂而言，是全力冲刺产能的一年。DRAM生产主力开始由8英寸晶圆厂陆续转进12寸英寸厂,并增加投片量和加大新制程的生产比重。但是用于PC内存的标准DRAM的产能却处于一种扑朔迷离的状态。
第一个原因是新工艺制程的过渡，并不顺利，在0.11微米制程转进0.09微米制程技术时，有相当多的DRAM厂被整到几乎差点垮台，DRAM业界足足用了六个季度才缓过气，如今在进入80nm和70nm制程时，又重新摔倒在同一个地方，估计这次转换有可能要花去八个季度，使得2007年DRAM的整体产能阴上了一层阴影。
您是否想过PS3和IPOD也会对内存价格造成影响
第二个原因是由于利润和市场前景的关系，绝大部分的DRAM厂家都把更多的产能投入到消费性电子市场中，美光（Micron）、奇梦达（Qimonda）和尔必达（Elpida）已经明确表示将会降低标准型DRAM产出比重，并将这部份产能转进非PC领域，例如NAND型Flash市场和游戏机市场。
尽管形势并不是那么明朗，但目前DRAM产业仍有近50～60％的产能用于PC，2006年下半年，Windows vista成为了影响标准型DRAM产能的关键因素，新版操作系统的发布势必会影响DRAM产能的增加和偏移。
●关键字三：供求
Windows VISTA的企业版和家用版分别在2006年11月和2007年1月发布，这对PC内存市场的冲击可想而知。根据微软公布的配置要求，流畅运行Windows Vista需要1G的内存。预计在Vista发布后，两年内将有2.5亿台PC机升级到Vista。而这期间内还将会售出4亿到4.5亿台预装Vista的新PC机。由Windows Vista带来的内存升级预算将达到175亿美元。上游品牌机厂商已经大规模抛出OEM订单，零售市场亦是磨刀声霍霍，预计2007年的内存市场仍将会处于微幅供不应求或是供需平衡情况。
Windows Vista为内存行业带来新的生机
供求关系是影响价格的最关键因素，在整个2007年，内存价格再跌至2006年第二季度的水平已经成为一种奢望，但是亦不会有太大的增幅。目前国内内存价格仍含有一定的水份，加上国内市场的反应相对迟钝，未来几个月内内存价格会相对平稳。
●DDR2之路并非一帆风顺
内存行业的远瞻性是令人敬佩的，远在2002年，三星、Elpida、Hynix、Micron等厂商就已经相继发布了DDR 2芯片，开始制定标志的日期就更早了，而那个时候DDR内存才刚刚走上普及的道路。
Intel 915P是DDR2平台的先驱者
真正把DDR2内存推向主流市场的是Intel，2004年，首批DDR2平台芯片组i915正式发布，然而DDR2内存的道路却异常坎坷，频率是DDR2的生命，然而早期的DDR2内存型号只有400和533，DDR2 533的性能只和DDR 400在伯仲之间，DDR2 400的表现只能用不堪入目来形容，采购成本更无法和成熟的DDR内存抗衡，结果导致DDR2内存很早就获得了“高频低能”的光荣称号。
DDR2起步维艰，但仍然取得成了成功
正如最早的火车在竞速赛中完败于马车，这似乎是所有新兴技术都要面临的尴尬局面。我们只记得火车笑到了最后。然而，大部分新的发明会被尘封在历史中，只有一小部分可以得到命运的眷顾，写下其光辉的一笔。DDR2是幸运的，当DDR内存进化到400MHz之后，遭遇了频率提升的瓶颈，虽然市面上不乏DDR500，DDR533这样的产品，但是已经属于末路狂奔，DDR的规范最终还是止步于400。CPU的FSB还在不断地提升，处理器对带宽的要求仍在不断地增加。此时，所有的希望都落到了DDR2的肩上，当它的频率提升到667MHz以上，价格甚至比DDR还要便宜时，DDR2终于继承了内存标准的宝座，DDR2全面占领了主流市场。
●传承与发扬 4Bit预读取成就DDR2
DDR2全称Double Data Rate 2，一个由JEDEC（电子设备工程联合委员会）制定的全新标准，与DDR内存相比，仍然采用了在时钟的上升/下降延同时进行数据传输的基本方式，然而它的数据预读取能力被提升到了4Bit，为DDR的两倍，DDR2内存每个时钟能够以4倍外部总线的速度读/写数据，这是一个很聪明的做法，DDR2 800的实际时钟频率为200MHz，和DDR 400完全相等。
DDR2、DDR、SDRAM预读取对比
4Bit预读取是DDR2的绝对核心，然而它并不是DDR2的全部，DDR2的进步是全方位的，或许我们可以通过这样的一张表格来了解两代内存之间的差异。
DDR和DDR2参数对比
DDR2不但在速度上将DDR甩在了后面，而且还获得了低电压，低功率和低发热量的美名，在移动技术领域这意味着什么，相信已经不用阐明。也许一部分人还在抱怨DDR2的延迟，但为了保证4Bit传输的畅通无阻，避免信号的干扰和数据的冲突，不得不说这是一个明智的做法。而且DDR2的实际延迟并非想象中那么高，以DDR2 800为例，其CL值等于5，实际延迟值为5*（1/800MHz）=0.0125us，而DDR 400的标准CL值为3，实际延迟值为3*（1/200MHz）=0.02us。孰优孰劣，一目了然。
以下的三项技术我们应该去了解，正是这三项技术的存在，为DDR2的高频率之路清除了障碍，没有它们，或许今天的内存标准，就不会是DDR2。
●OCD（Off-Chip Driver，离线驱动调整）
DDR2通过OCD可以提高信号的完整性。通过调整上拉(pull-up)/下拉(pull-down)的电阻值使两者电压相等。使用OCD通过减少DQ-DQS的倾斜来提高信号的完整性;通过控制电压来提高信号品质。对于家用电脑而言，OCD的优势并不是那么明显，但是对于对稳定性更高的服务器/工作站领域，它的功能会得到全面的发挥。
Off-Chip Driver
·关键词：信号完整性
●ODT（On-Die Termination，内建核心的终结电阻器）
在DDR的地代，为了防止数据线终端反射信号，主板内存插槽附近需要设置大量的终结电阻，直接增加了主板的制造成本，而且主板上的终结电阻并不能非常好的匹配每一种内存模组，还会在一定程度上影响信号品质。不同规范的DDR2可以根据自已的特点内建合适的终结电阻，可以保证最佳的信号波形。ODT技术的使用是双赢的，既降低了主板的成本，还可以使信号品质得到进一步的提升。
On-Die Termination
·关键词：信号品质
●Post CAS（前置列地址选通脉冲）
Posted CAS优点在于解决了ACT和CAS信号之间产生碰撞的冲突，提高了命令、数据总线的效率及实际的内存带宽。在Posted CAS的操作中，允许CAS信号紧随着RAS发送，CAS信号（读/写命令）被插到RAS信号后面的一个时钟周期，而且CAS命令可以在附加延迟（Additive Latency）后面保持有效，附加延迟可以在0，1，2，3，4中进行设置。由于CAS信号放在了RAS信号后面一个时钟周期，因此ACT和CAS信号永远也不会产生碰撞冲突。因此，附加延迟也取代了DDR中的tRCD（RAS到CAS的延迟）而成为DDR2专用的概念。
前置列地址选通脉冲
·关键词：避免冲突
高手飞叶摘花亦能伤人，神兵在泛泛之辈手中却只能沦为钝器。如果把内存比作兵器，内存控制器就是使用兵器的人，而形形式式的内存技术，可以看作它们的独门密笈。
● Flex Memory Technology（英特尔弹性内存技术）
在以往，双通道内存意味着同规格同容量，但是在弹性内存技术出现之后，非对称双通道模式也成为了可能，这项技术允许两个通道中的内存容量不相等，256M内存和512M内存同样可以实现双通道。只不过是将512M的通道分成两个部分，一部分和256M的通道组成双通道，而剩下的256M仍然工作在单通道模式。
英特尔弹性内存技术
● Memory Pipeline Technology（内存管线技术）
Intel 955/975X的绝技，与875的内存加速技术PAT有异曲同工之效。Intel MPT技术可以增强的内存管线，可最大限度利用每个内存通道，加速处理器和系统内存的数据传输。它的主要应用原理是，通过加速处理器和系统内存的传输速度，以获得更高的内存使用效率。该架构还支持同步、异步的数据传输，使用独立的内部管线和仲裁机制。
内存管线技术
● Fast Memory Access（快速内存存取技术）
·Intel P965芯片的杀手锏，拥有四项特性：
·Just In Time Command Scheduling：通过监控所有未经允许访问的动作，允许安全有效地重叠使用内存总线中的指令。
·Out of Order Execution：监控系统内存的未决请求，允许跳跃性读写，增加已打开的内存页面的利用率，从而降低延迟和增加带宽。
·Opportunistic Writes：监控系统请求，当内存空闲时发出未决请求，使内存数据流更有效率。
·Clock Crossing Optimizations：确保数据以高效率进行传输，在两个频率域之间使数据在第一个可用的时钟相位中传输。
快速内存存取技术
如果把MPT和FMA作一个比较，MPT的理念在于提高MCH的工作频率，以减少内存与北桥之间的延迟，而FMA的理念则是优化指令执行的顺序，从而提高内存读/写的效率。
● AMD——内存控制器升级DDR2
在处理器内整合内存控制器被认为是AMD K8架构最大成功之处，内存和CPU之间的联系更紧密，这个优势在多路系统上更加明显——每一路处理器都有自己的内存控制器，互相通过广阔的HyperTransport总线相连，不存在对系统总线带宽和内存带宽的争抢瓶颈。
AM2双核处理器支持双通道DDR2内存
从Socket 939到Socket 940，AMD在一年之后让DDR2内存成为了AM2平台的标准，处理器的内存控制器最高支持双通道DDR2 800内存。很多人认为K8架构对于内存带宽的要求并不高，这一升级带来的改变并不明显，不过这种说法只适合于DDR2 533和DDR2 667，双通道DDR2 800对于双通道DDR2 400的优势将是决定性的。
说到AM2，就不得不提除频问题，因为许多用户发现他们的内存不管怎么调都不是533、667、800等标准频率。以AM2的Athlon64 3000+搭配DDR2 667为例，在BIOS中选AUTO或DDR2 667，内存频率都是600，设置为DDR2 800会变成720。为什么会有这样的情况呢？
原来，AMD处理器的主频和内存频率的关系是非常紧密的，中间有涉及到除频这一概念。回忆一下Socket 939平台，其标配的内存都是DDR400，这个400是CPU的主频除以一个被称为除频数（Divider）的整数而得到的，例如：Athlon 64 3000+：1800 MHz / 9 = 200 MHz (DDR400)，Athlon 64 3500+：2200 MHz / 11 = 200 MHz (DDR400)。此时，除频数分别为9和11。使得939 K8处理器的内存总是工作在DDR400。
AM2处理器除频表(不全,全图见http://detail.zol.com.cn/picture_index_94/index934768.shtml)
然而到了AM2平台，由于DDR2内存的频率较高，DDR2 667和DDR2 800都很难被处理器的频率所整除，以AM2 Athlon 64 3000+为例，主频为1800MHz，无论是除以333还是400都不可能得到整数。AMD用了一个折衷的解决办法，也就是当除下来的频率数字超过标准的内存频率时（533，667，800），就会自动选取下一个除频数，以免超过最大内存频率。计算方法是这样的：1800MHz/5=360MHz（DDR2 720），这是在BIOS中选择DDR2 800，除频为5的情况，如果把内存设置为DDR2 667，除频会变成7，此时内存频率为1800MHz/6=300MHz（DDR2 600）。更具体的我们可以查阅除频表。
很大一部分用户对于超频和降频都很反感，关于除频的问题，最好的解决办法是购买主频为2GHz的AM2主处理，此时，除频为5正好是DDR2 800，除频为6，正好是DDR2 667。
● nVIDIA EPP技术挑战JEDEC权威
2006年5月，nVIDIA和Corsair联合发布了EPP内存技术，由于制定内存标准的组织JEDEC步伐过于缓慢，DDR2 1066难产，Enhanced Performance Profiles技术应运而生。这是一种新的开放式标准内存规范，通过重新定义66-127Bytes的SPD数据区域，允许内存厂商整合额外内存参数。
Enhanced Performance Profiles
简单的说，EPP技术可以通过扩展内存SPD数据和命令区域实现自动超频。有了这项技术，内存厂商就可以自由地制定内存的默认参数，并把最优化的频率、电压、时序等参数写入SPD芯片，硬件玩家只要在BIOS中设置SLI-Memory Ready便可，不必再对着BIOS中那一堆内存的参数头痛不已。
如果说频率是DDR2的腾飞的翅膀，那么延迟参数就是DDR2的脚镣，正是由于延迟参数上的劣势明显，DDR2 533在和DDR 400的决斗中显得很狼狈。DDR2内存的时序参数有哪些呢？它们的影响力有多大？哪一个参数更重要？下面的将会回答这些问题。
内存的参数很多，而且同一参数往往有不同的叫法。为了更直观地解释，我们从一张CPU-Z 1.38的SPD截图说起吧，鉴于这个软件的影响力和权威性，在此把它对参数的描述作为标准。在描述内存的延迟时，大多数人喜欢采用例如3-3-3-8、5-5-5-15这样的说法，此外还有1T和2T，这五个参数将是解释的重点。
CPU-Z内存SPD信息截图
● CAS Latency（CL），列地址控制器潜伏时间
CAS（列地址选通脉冲）控制从接受一个指令到执行指令之间的时间，是最重要的延迟参数。内存中数据是按矩阵形式进行排列的，寻址时必须确定行和列才能正到正确的地址。当寻址的请求触发后，首先被触发的是tRAS (Active to Precharge Delay)，数据被请求后需要预先充电，一旦tRAS被激活后，RAS才开始在一半的物理地址中寻址，行被选定后，tRCD初始化，最后才通过CAS找到精确的地址。整个过程也就是先行寻址再列寻址，一旦tRAS激活后，RAS（Row Address Strobe，行地址选通脉冲）开始进行需要数据的寻址。首先是行地址，然后初始化tRCD，这个周期结束，接着通过CAS访问所需数据的精确十六进制地址。期间从CAS（列地址选通脉冲）开始到CAS结束，这就是CAS延迟。所以CAS是找到数据的最后一个步骤，也是内存参数中最重要的，对性能的影响也是最大的。
列地址控制器潜伏时间
● RAS to CAS（tRCD），行寻址到列寻址延迟时间
RAS to CAS是5-5-5-15的第二个参数。对内存进行读、写或者刷新操作时，必须在这行地址选通（RAS）和列地址选通（CAS）这两种脉冲信号之间插入一个延迟时钟周期。在JEDEC的规范中，它是排在第二的参数，降低此延时值可以提高性能。它对内存性能的影响并不是很大，如果设置得太低则会对内存稳定性造成影响。
行寻址到列寻址延迟时间
● RAS Precharge（tRP），行地址控制器预充电时间
RAS Precharge用来设定在另一行能被激活之前，RAS需要的充电时间，是5-5-5-15中的第三个参数。tRP参数设置太长会导致所有的行激活延迟过长，然而，想要把tRP设得太低会对大多数内存提出很高的要求，甚至会造成行激活之前的数据丢失。在DDR2内存中，这项参数推荐设定为4或5，如果内存的频率较高，也可以设为6。
行寻址到列寻址延迟时间
● tRAS（Active to Precharge Delay），行有效至预充电最短周期
tRAS是5-5-5-15中的最后一个参数，表示行有效至预充电最短周期。如果tRAS的周期太长，系统会因为无谓的等待而降低性能。降低tRAS周期，则会导致已被激活的行地址会更早的进入非激活状态。如果tRAS的周期太短，则可能因缺乏足够的时间而无法完成数据的突发传输，这样会引发丢失数据或损坏数据。该值必须大于CAS latency + tRCD。在DDR2内存延时参数的设置中，这个差值最好是4或者5。
● Command Per Clock(CPC)，首命令延迟
我们常挂在嘴边的1T和2T指的就是Command Per Clock。这个参数的含义是对行物理Bank进行选择后发出具体寻址的行激活命令的时间，以时钟周期为单位。2T比1T可以获得更好的性能。对于AMD的双通道内存控制器而言，设置为1T的性能提升为10%左右，但是对内存的体质和兼容性要求很高。但是在Intel平台上，这个参数并不受关注，这是由于Intel大部分芯片组把内存通道可支持到的最大内存Bank数限制到4个，这样就能够从容的使用1T Timing。
BIOS中的1T和2T
对于DDR2内存，我们推荐两组自定义的延迟参数：4-4-4-12和5-5-5-15，这都是可以长期使用的时序。如果是为了冲击更高的成绩不在此限。
回复Comments
{commenttime}{commentauthor}
{CommentUrl}
{commentcontent}